

**ML7048-01**

3ch シングルレイルコーデック

**概要**

ML7048 は、300～3400 Hz の音声帯域の信号を AD/DA 変換するためのフィルタを内蔵した CMOS による 3 チャンネルコーデック LSI です。


本 LSI は、単一電源動作、低消費電力動作で、1 チップに 3 チャンネルの AD/DA 変換機能を持っており、実装面積、外付け部品の削減ができますので、ISDN 端末、デジタル電話端末に最適です。

**特長**

- 単一 5V 電源動作
- $\Delta$ - $\Sigma$ 型 AD/DA 変換回路使用
- 低消費電力
 


3 チャンネル動作時:	typ.: 140 mW	max.: 174 mW
パワーセーブ時:(PDN="1", PDN1~3="0")	typ.: 15 mW	max.: 26 mW
パワーダウン時:(PDN="0")	typ.: 0.05 mW	max.: 0.3 mW
- ITU-T 勧告圧伸則 :  $\mu$ -law
- PCM インタフェース :
  - 3 チャンネル独立 / 3 チャンネル連続シリアルインタフェース ピンセレクトابل
- マスタークロック :
  - 12.288 MHz / 15.360 MHz ピンセレクトابل
- 伝送クロック : 64k, 128k, 256k, 512k, 1.024M, 2.048 MHz  
96k, 192k, 384k, 768k, 1.536 MHz
- 各チャンネル毎に送信ゲイン調整が可能
- 基準電圧源内蔵
- アナログ出力は差動で 600 $\Omega$  ライントランスを直接駆動可能
- パッケージ :
  - 44 ピンプラスチック QFP (QFP44-P-910-0.80-2K) (製品名:ML7048-01GA)

ブロック図



端子接続 (上面図)

44 ピンプラスチック QFP



## 端子説明

ピン番号	端子名	I/O	説明
1	AIN1+	I	チャンネル 1 送信アンプ非反転入力
2	V <sub>DDA</sub>	—	アナログ電源
3	AOUT2-	O	チャンネル 2 受信アンプ反転出力
4	AOUT2+	O	チャンネル 2 受信アンプ非反転出力
5	GSX2	O	チャンネル 2 送信アンプ出力
6	AIN2-	I	チャンネル 2 送信アンプ反転入力
7	AG	—	アナロググラウンド
8	AIN2+	I	チャンネル 2 送信アンプ非反転入力
9	V <sub>DDA</sub>	—	アナログ電源
10	SGC	O	アナログ信号グラウンド
11	AIN3+	I	チャンネル 3 送信アンプ非反転入力
12	AIN3-	I	チャンネル 3 送信アンプ反転入力
13	GSX3	O	チャンネル 3 送信アンプ出力
14	AOUT3+	O	チャンネル 3 受信アンプ非反転出力
15	AOUT3-	O	チャンネル 3 受信アンプ反転出力
16	AG	—	アナロググラウンド
17	DG	—	デジタルグラウンド
18	V <sub>DD</sub>	—	デジタル電源
19	MCKSEL	I	マスタークロック周波数選択信号
20	MCK	I	マスタークロック
21	BCLK	I	PCM 信号シフトクロック
22	P/S	I	3 チャンネル独立/3 チャンネル連続シリアルインタフェース選択信号
23	TEST2	I	テスト制御信号 2
24	XSYNC	I	送信同期信号
25	RSYNC	I	受信同期信号
26	DIN1	I	チャンネル 1 PCM 信号入力
27	DIN2	I	チャンネル 2 PCM 信号入力
28	DIN3	I	チャンネル 3 PCM 信号入力
29	DG	—	デジタルグラウンド
30	DOUT1	O	チャンネル 1 PCM 信号出力
31	DOUT2	O	チャンネル 2 PCM 信号出力
32	DOUT3	O	チャンネル 3 PCM 信号出力
33	TEST3	I	テスト制御信号 3
34	PDN	I	パワーダウン制御信号
35	PDN1	I	チャンネル 1 パワーダウン制御信号
36	PDN2	I	チャンネル 2 パワーダウン制御信号
37	PDN3	I	チャンネル 3 パワーダウン制御信号
38	V <sub>DD</sub>	—	デジタル電源
39	DG	—	デジタルグラウンド
40	AG	—	アナロググラウンド
41	AOUT1-	O	チャンネル 1 受信アンプ反転出力
42	AOUT1+	O	チャンネル 1 受信アンプ非反転出力
43	GSX1	O	チャンネル 1 送信アンプ出力
44	AIN1-	I	チャンネル 1 送信アンプ反転入力

## 端子機能説明

## ● AIN1+, AIN2+, AIN3+, AIN1-, AIN2-, AIN3-, GSX1, GSX2, GSX3


AIN1+, AIN1-, GSX1 はチャンネル 1 の、AIN2+, AIN2-, GSX2 はチャンネル 2 の、AIN3+, AIN3-, GSX3 はチャンネル 3 の送信アナログ入力及び送信レベル調整用端子です。

AIN1+, AIN2+, AIN3+ はオペアンプ非反転入力、AIN1-, AIN2-, AIN3- はオペアンプ反転入力、GSX1, GSX2, GSX3 はオペアンプ出力です。

レベル調整は下記の方法で行って下さい。

使用しないチャンネルについては、AINn- は GSXn に、AINn+ は SGC に接続して下さい。

パワーセーブ時及びパワーダウン時は GSX1, GSX2, GSX3 出力が、また、各チャンネルのパワーダウン時は該当チャンネルの GSX 出力がハイインピーダンスになります。



## ● AOUT1+, AOUT1-, AOUT2+, AOUT2-, AOUT3+, AOUT3-

AOUT1+, AOUT1- はチャンネル 1 の、AOUT2+, AOUT2- はチャンネル 2 の、AOUT3+, AOUT3- はチャンネル 3 の受信アナログ出力端子です。

AOUT1- は AOUT1+ の、AOUT2- は AOUT2+ の、AOUT3- は AOUT3+ の反転出力です。

出力振幅は、DIN1, DIN2, DIN3 に +3.17dBm0 のデジタル信号を入力した時、3.4Vpp で SG 電位を中心に振れ、600Ω 以上の負荷を駆動できます。

パワーセーブ時及びパワーダウン時は AOUT1+, AOUT1-, AOUT2+, AOUT2-, AOUT3+, AOUT3- 出力が、また、各チャンネルのパワーダウン時は該当チャンネルの AOUTn+, AOUTn- 出力がハイインピーダンスになります。

## ● SGC

シグナルグラウンド電位生成回路用のバイパス・コンデンサ端子です。1μF の高周波特性の良いコンデンサを SGC と AG の間に接続して下さい。

## ● MCK

マスタークロック入力端子です。周波数は 12.288 MHz または 15.360 MHz です。周波数の切り替えは MCKSEL で行います。また、このマスタークロックは、BCLK, RSYNC, XSYNC と非同期でも構いません。

## ● MCKSEL

マスタークロック周波数選択信号入力端子です。MCK 端子には、MCKSEL がデジタル“0”レベルの時 12.288 MHz のクロック、デジタル“1”レベルの時 15.360 MHz のクロックを入力して下さい。

- **PDN**  
パワーダウン制御信号入力端子です。デジタル“0”レベルで、すべての回路がパワーダウン状態になります。
- **PDN1, PDN2, PDN3**  
PDN1 はチャンネル 1 の、PDN2 はチャンネル 2 の、PDN3 はチャンネル 3 のパワーダウン制御信号入力端子です。  
PDN がデジタル“1”レベルで、PDN1, PDN2, PDN3 がデジタル“0”レベルの時、パワーセーブ状態(基準電圧発生回路以外のアナログ回路が全てパワーダウン状態)になります。
- **P/S**  
3 チャンネル独立/3 チャンネル連続シリアルインタフェース選択信号入力端子です。  
P/S がデジタル“0”レベルの時、DOUT1～3 および DIN1～3 から各チャンネルの入出力を行う独立シリアルインタフェースになり、P/S がデジタル“1”レベルの時、DOUT1 および DIN1 から連続して各チャンネルの入出力を行う連続シリアルインタフェースになります。  
3 チャンネル連続シリアルインタフェースの時、DOUT2, DOUT3 端子はハイインピーダンスになります。また、DIN2, DIN3 端子はデジタル回路用グラウンド(DG)に接続して下さい。
- **BCLK**  
DIN1, DIN2, DIN3, DOUT1, DOUT2, DOUT3 の PCM 信号シフトクロック入力端子です。周波数はデータ速度と同一です。  
クロック周波数は、64k, 96k, 128k, 192k, 256k, 384k, 512k, 768k, 1.024M, 1.536M, 2.048 MHz が使用可能です。但し、P/S がデジタル“1”レベルで 3 チャンネル連続シリアルインタフェースの場合は、64k, 96k, 128k は使用できません。
- **RSYNC**  
受信同期信号入力端子です。この信号により、DIN1, DIN2, DIN3 端子への直列 PCM 信号列から必要な 8 ビットの PCM データを選択します。  
この同期信号は BCLK と位相同期している(BCLK と同一のクロック源から生成されている)ことが必要です。
- **XSYNC**  
送信同期信号入力端子です。DOUT1, DOUT2, DOUT3 端子からの PCM 信号出力は、この信号に同期して出力されます。  
この同期信号は BCLK と位相同期している(BCLK と同一のクロック源から生成されている)ことが必要です。  
また、DPLL 回路は、この XSYNC に位相同期します。
- **DIN1, DIN2, DIN3**  
P/S がデジタル“0”レベルで 3 チャンネル独立シリアルインタフェースの場合は、DIN1 はチャンネル 1 の、DIN2 はチャンネル 2 の、DIN3 はチャンネル 3 の PCM 信号入力端子です。  
また、P/S がデジタル“1”レベルで 3 チャンネル連続シリアルインタフェースの場合は、DIN1 は各チャンネルの PCM 信号入力端子で、チャンネル 1、チャンネル 2、チャンネル 3 の順に入力されます。この時、DIN2, DIN3 端子はデジタル回路用グラウンド(DG)に接続して下さい。  
PCM 信号のデータ速度は BCLK 周波数と同じです。PCM 信号は、BCLK の立ち下がりでシフトされます。PCM データの先頭(MSD)は RSYNC の立ち上がりで識別されます。

● DOUT1, DOUT2, DOUT3

P/S がデジタル“0”レベルで3チャンネル独立シリアルインタフェースの場合は、DOUT1 はチャンネル1の、DOUT2 はチャンネル2の、DOUT3 はチャンネル3のPCM信号出力端子です。

また、P/S がデジタル“1”レベルで3チャンネル連続シリアルインタフェースの場合は、DOUT1 は各チャンネルのPCM信号出力端子で、チャンネル1、チャンネル2、チャンネル3の順に出力されます。この時、DOUT2、DOUT3 端子はハイインピーダンスになります。

PCM信号は、BCLKの立ち上がりに同期してMSDから順に出力されます。(MSDはBCLKとXSYNCのタイミングにより、XSYNCの立ち上がりで出力される場合があります。)

これらの端子は、PCMデータ出力ビット以外の時間ではハイインピーダンスになります。また、パワーダウン、パワーセーブ時もハイインピーダンスになります。

出力形態はオープンドレインですので、プルアップ抵抗が必要です。

符号化則は、ITU-T 勧告の $\mu$ -law に従っています。

入出力レベル	PCMIN / PCMOUT							
	$\mu$ -law							
	M S D	D 2	D 3	D 4	D 5	D 6	D 7	D 8
+フルスケール	1	0	0	0	0	0	0	0
+0	1	1	1	1	1	1	1	1
-0	0	1	1	1	1	1	1	1
-フルスケール	0	0	0	0	0	0	0	0

表1 符号化則

●  $V_{DDA}$

アナログ回路用+5V電源端子です。使用される装置のアナログ電源系を使用して下さい。

この端子とAG端子間に1 $\mu$ Fの高周波特性の良いバイパスコンデンサと10 $\mu$ Fのコンデンサを必要に応じて入れて下さい。

● AG

アナログ回路用グラウンド端子です。

●  $V_{DD}$

デジタル回路用+5V電源端子です。本LSIの内部では、アナログ回路用電源( $V_{DDA}$ )とは分離されていますが、プリント基板上ではアナログ回路用電源( $V_{DDA}$ )に接続して下さい。

● DG

デジタル回路用グラウンド端子です。本LSIの内部では、アナログ回路用グラウンド(AG)とは分離されていますが、プリント基板上ではアナログ回路用グラウンド(AG)に接続して下さい。

● TEST2, TEST3

LSIテスト制御用端子です。

デジタル回路用グラウンド(DG)に接続して下さい。

PDN	PDNn	DOUTn
0	0/1	H
1	0	11111111
1	1	変換出力

表 2 パワー制御 対 DOUT 出力状態

PDN	PDN1	PDN2	PDN3	GSX1, AOUT1±	GSX2, AOUT2±	GSX3, AOUT3±	SGC
0	0/1	0/1	0/1	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス	約 50 kΩで AG に接続
1	0	0	0	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス	動作状態
1	1	0/1	0/1	動作状態	PDN2 による	PDN3 による	動作状態
1	0/1	1	0/1	PDN1 による	動作状態	PDN3 による	動作状態
1	0/1	0/1	1	PDN1 による	PDN2 による	動作状態	動作状態

表 3 パワー制御 対 アナログ出力状態

## 絶対最大定格

項目	記号	条件	定格値	単位
電源電圧	$V_{DD}$	—	-0.3 to +7.0	V
アナログ入力電圧	$V_{AIN}$	—	-0.3 to $V_{DD} + 0.3$	V
デジタル入力電圧	$V_{DIN}$	—	-0.3 to $V_{DD} + 0.3$	V
保存温度	$T_{STG}$	—	-55 to +150	°C

## 推奨動作条件

項目	記号	条件	Min.	Typ.	Max.	単位
電源電圧	$V_{DD}$	電圧値は一定	4.75	5.0	5.25	V
動作温度	$T_{OP}$	—	-30	—	+85	°C
アナログ入力電圧	$V_{AIN}$	ゲイン = 1	—	—	2.26	$V_{PP}$
高レベル入力電圧	$V_{IH}$	全デジタル入力ピン	2.2	—	$V_{DD}$	V
低レベル入力電圧	$V_{IL}$		0	—	0.8	V
MCK 周波数	$F_{MCK}$	MCKSEL = "0"の時	-100 ppm	12.288	+100 ppm	MHz
		MCKSEL = "1"の時	-100 ppm	15.360	+100 ppm	
BCLK 周波数	$F_{BCLK}$	BCLK	64k, 128k, 256k, 512k, 1.024M, 2.048M, 96k, 192k, 384k, 768k, 1.536M			Hz
同期信号周波数	$F_{SYNC}$	XSYNC, RSYNC	—	8	—	kHz
クロックデューティ比	$D_{CLK}$	MCK, BCLK	40	50	60	%
デジタル入力 立ち上がり時間	$T_{IR}$	全デジタル入力ピン	—	—	50	ns
デジタル入力 立ち下がり時間	$T_{IF}$		—	—	50	ns
送信同期信号タイミング	$T_{XS}$	BCLK→XSYNC	50	—	—	ns
	$T_{SX}$	XSYNC→BCLK	50	—	—	ns
受信同期信号タイミング	$T_{RS}$	BCLK→RSYNC	50	—	—	ns
	$T_{SR}$	RSYNC→BCLK	50	—	—	ns
同期信号幅	$T_{WS}$	XSYNC, RSYNC	1 BCLK	—	100	μs
DIN セットアップ時間	$T_{DS}$	DIN1~3	50	—	—	ns
DIN ホールド時間	$T_{DH}$	DIN1~3	50	—	—	ns
デジタル出力負荷	$R_{DL}$	プルアップ抵抗, DOUT1~3	0.5	—	—	kΩ
	$C_{DL}$	DOUT1~3	—	—	50	pF
ジッタ許容幅	$T_{JT}$	XSYNC, RSYNC	—	—	500	ns
SGC バイパスコンデンサ	$C_{SG}$	SGC-AG 間	1	—	—	μF

## 電气的特性

## ● 直流及びデジタルインタフェース特性

(V<sub>DD</sub> = 4.7~5.25 V, Ta = -30~+85°C)

項目	記号	条件	Min.	Typ.	Max.	単位
電源電流	I <sub>DD1</sub>	3チャンネル動作時, 無信号, PDN = "1", PDN1 = PDN2 = PDN3 = "1"	—	28.0	33.0	mA
	I <sub>DD2</sub>	パワーセーブ時, PDN = "1", PDN1 = PDN2 = PDN3 = "0"	—	3.0	5.0	mA
	I <sub>DD3</sub>	パワーダウン時, PDN = "0" 全入力固定状態	—	0.01	0.05	mA
高レベル入力リーク電流	I <sub>IH</sub>	全デジタル入力ピン V <sub>I</sub> = V <sub>DD</sub>	—	—	10	μA
低レベル入力リーク電流	I <sub>IL</sub>	全デジタル入力ピン V <sub>I</sub> = 0 V	—	—	10	μA
低レベルデジタル出力電圧	V <sub>OL</sub>	DO <sub>UT</sub> 1~3, プルアップ抵抗 0.5kΩ以上	0	0.2	0.4	V
デジタル出力リーク電流	I <sub>O</sub>	DO <sub>UT</sub> 1~3, ハイインピーダンス状態	—	—	10	μA
入力容量	C <sub>IN</sub>	-	—	5	—	pF

## ● アナログインタフェース特性

(V<sub>DD</sub> = 4.75~5.25 V, Ta = -30~+85°C)

項目	記号	条件	Min.	Typ.	Max.	単位
SGC 立ち上がり時間	T <sub>SGC</sub>	SGC-AG 間に 1 μF 最終値に対して 90%のレベル まで立ち上がる時間	—	—	100	ms

## ● 送信アナログインタフェース特性

(V<sub>DD</sub> = 4.75~5.25 V, Ta = -30~+85°C)

項目	記号	条件	Min.	Typ.	Max.	単位
入力抵抗	R <sub>INX</sub>	AIN1±, AIN2±, AIN3±	10	—	—	MΩ
出力負荷抵抗	R <sub>LGX</sub>	GSX1, GSX2, GSX3	20	—	—	kΩ
出力負荷容量	C <sub>LGX</sub>	対 SG 電位	—	—	30	pF
出力振幅	V <sub>OGX</sub>	*1	-1.13	—	+1.13	V
オフセット電圧	V <sub>OSGX</sub>	ゲイン = 1	-50	—	+50	mV

注記: \*1. -2.73 dBm(600Ω) = 3.17 dBm0(μ-law) = 2.26 V<sub>PP</sub>

## ● 受信アナログインタフェース特性

(V<sub>DD</sub> = 4.75~5.25 V, Ta = -30~+85°C)

項目	記号	条件	Min.	Typ.	Max.	単位
出力負荷抵抗	R <sub>LAO</sub>	AOUT1±, AOUT2±, AOUT3± 対反転出力	0.6	—	—	kΩ
出力負荷容量	C <sub>LAO</sub>	AOUT1±, AOUT2±, AOUT3±	—	—	50	pF
出力振幅	V <sub>OAO</sub>	AOUT1±, AOUT2±, AOUT3± R <sub>LAO</sub> =0.6kΩ 対反転出力	-1.7	—	+1.7	V
オフセット電圧	V <sub>OSAO</sub>	AOUT1±, AOUT2±, AOUT3± 対 SG 電位	-100	—	+100	mV

## ● 交流特性 (1/2)

(V<sub>DD</sub> = 4.75~5.25 V, Ta = -30~+85°C)

項目	記号	条件		Min.	Typ.	Max.	単位	
		周波数 (Hz)	レベル (dBm0)					
送信周波数特性	Loss T1	60	0	(減衰量)	25	45	—	dB
	Loss T2	300			-0.15	+0.15	+0.20	
	Loss T3	1020			基準値			
	Loss T4	3000			-0.15	+0.02	+0.20	
	Loss T5	3300			-0.15	+0.1	+0.80	
	Loss T6	3400			0	0.6	0.80	
受信周波数特性	Loss R1	100	0	(減衰量)	-0.15	+0.04	+0.20	dB
	Loss R2	1020			基準値			
	Loss R3	3000			-0.15	+0.07	+0.20	
	Loss R4	3300			-0.15	+0.20	+0.80	
	Loss R5	3400			0	0.6	0.8	
送信信号対雑音比	SDT1	1020	3	*2	36	43	—	dB
	SDT2		0		36	41	—	
	SDT3		-30		36	39	—	
	SDT4		-40		30	34	—	
	SDT5		-45		25	31	—	
受信信号対雑音比	SDR1	1020	3	*2	36	43	—	dB
	SDR2		0		36	41	—	
	SDR3		-30		36	39	—	
	SDR4		-40		30	34	—	
	SDR5		-45		25	31	—	
送信レベル間損失誤差	GTT1	1020	3		-0.2	+0.02	+0.2	dB
	GTT2		-10		基準値			
	GTT3		-40		-0.2	+0.06	+0.2	
	GTT4		-50		-0.6	+0.3	+0.6	
	GTT5		-55		-1.2	+0.5	+1.2	
受信レベル間損失誤差	GTR1	1020	3		-0.2	0	+0.2	dB
	GTR2		-10		基準値			
	GTR3		-40		-0.2	-0.02	+0.2	
	GTR4		-50		-0.6	-0.1	+0.6	
	GTR5		-55		-1.2	-0.2	+1.2	

注記 \*2. ソフトメトリックフィルタ使用

## ● 交流特性 (2/2)

(V<sub>DD</sub> = 4.75~5.25 V, Ta = -30~+85°C)

項目	記号	条件		Min.	Typ.	Max.	単位	
		周波数 (Hz)	レベル (dBm0)					
無通話時雑音	NIDLE <sub>T</sub>	—	—	AIN = SG *3 ゲイン = 1	—	-76	-72	dBm0p
	NIDLE <sub>R</sub>	—	—	DIN = 0 code *3	—	-88	-82	
絶対レベル (初期値)	AV <sub>T</sub>	1020	0	V <sub>DD</sub> = 5V, Ta = 25°C	0.535	0.555	0.574	Vrms
	AV <sub>R</sub>			V <sub>DD</sub> = 5V, Ta = 25°C	0.806	0.835	0.864	
絶対レベル (温度、電源変動)	AV <sub>TT</sub>			V <sub>DD</sub> = 4.75~ 5.25V Ta = -30~85°C	-0.3	—	0.3	dB
	AV <sub>RT</sub>					—	0.3	
絶対遅延時間	T <sub>D</sub>	1020	0	A to A で測定 BCLK = 2048 kHz	-	0.54	0.6	ms
送信群遅延歪特性	T <sub>GD</sub> T1	500	0	*4	—	0.26	0.75	ms
	T <sub>GD</sub> T2	600			—	0.16	0.35	
	T <sub>GD</sub> T3	1000			—	0.02	0.125	
	T <sub>GD</sub> T4	2600			—	0.05	0.125	
	T <sub>GD</sub> T5	2800			—	0.07	0.75	
受信群遅延歪特性	T <sub>GD</sub> R1	500	0	*4	—	0.00	0.75	ms
	T <sub>GD</sub> R2	600			—	0.00	0.35	
	T <sub>GD</sub> R3	1000			—	0.00	0.125	
	T <sub>GD</sub> R4	2600			—	0.06	0.125	
	T <sub>GD</sub> R5	2800			—	0.09	0.75	
漏話減衰量	CR <sub>T</sub>	1020	0	送信→受信	80	85	—	dB
	CR <sub>R</sub>			受信→送信	75	80	—	
	CR <sub>CH</sub>			チャネル間	80	85	—	
帯域外信号減衰量	DIS	4.6k~ 72k	0	0~4 kHz	30	32	—	dB
帯域外スプリアス	OBS	300~ 3.4k	0	4.6 kHz~ 1000 kHz	—	-37.5	-35	dB
単一周波数歪	SFD <sub>T</sub>	1020	0	0~4 kHz	—	-50	-40	dBm0
	SFD <sub>R</sub>				—	-48	-40	
混変調歪	IMD <sub>T</sub>	fa=470 fb=320	-4	2 fa - fb	—	-52	-40	dBm0
	IMD <sub>R</sub>				—	-52	-40	
電源雑音除去比	PSR <sub>T1</sub>	0~4k	100 mVrms	*5	40	44	—	dB
	PSR <sub>T2</sub>	4k~50k			50	55	—	
	PSR <sub>R1</sub>	0~4k			40	45	—	
	PSR <sub>R2</sub>	4k~50k			50	56	—	
デジタル出力 遅延時間	T <sub>SD</sub>	DOUn		プルアップ抵抗 = 0.5 kΩ C <sub>L</sub> = 50pF and 1 LSTTL	20	—	100	ns
	T <sub>XD1</sub>				20	—	100	
	T <sub>XD2</sub>				20	—	100	
DOUT 出力遅延時間	T <sub>DDO</sub>	PDNn によるパワーオン後の 信号立ち上がり時間		*6	—	4	—	ms
AOUT 出力遅延時間	T <sub>DAO</sub>	PDNn によるパワーオン後の 信号立ち上がり時間		*6	—	4	—	ms

注記 \*3. ソフトメトリックフィルタ使用


\*4. 群遅延歪の最小値を基準値とします

\*5. 無通話時雑音で測定

\*6. PDN による SGC の立ち上がり時間は含みません。


また、XSYNC が入力されない状態では、DOUT, AOUT は立ち上がりません。

タイミングチャート




注記: 本図は、3チャンネル独立シリアルインタフェースの場合です。3チャンネル連続シリアルインタフェース時はDOUT1から、チャンネル1、チャンネル2、チャンネル3の順に24ビット出力されます。

図1 送信側タイミングチャート



注記: 本図は、3チャンネル独立シリアルインタフェースの場合です。3チャンネル連続シリアルインタフェース時はDIN1から、チャンネル1、チャンネル2、チャンネル3の順に24ビット入力されます。

図2 受信側タイミングチャート




注記: XSYNCが入力されない状態では、DOUT, AOUTは立ち上がりません。


図3 SGC, DOUT, AOUT 出力タイミング

応用回路例

● 3チャンネル独立シリアルインタフェース時



● 3チャンネル連続シリアルインタフェース時



## アプリケーションノート

### ● DOUT 端子のプルアップ抵抗について

DOUT 端子のプルアップ抵抗は、使用される BCLK の周波数及び負荷容量に応じて最適な値で使用して下さい。小さな抵抗を使用した場合、雑音特性が悪くなることがあります。また、消費電流の増加にもなります。


以下の算出条件を参考に、プルアップ抵抗を決定して下さい。

算出条件:

SYNC, BCLK の立ち上がりが揃っている状態で、DOUT-DIN 間を折り返した時、正常にデータが受け渡しできる。

$$R_{\text{PULL}} = \frac{1}{4 \times F_{\text{BCLK}} C_L} - 20\text{ns} \quad (\Omega)$$

$F_{\text{BCLK}}$  : BCLK の周波数  
 $C_L$  : DOUTn 端子の負荷容量  
 20ns : 内部遅延



算出例:

BCLK (Hz)	$R_{\text{PULL}}$ (k $\Omega$ )			
	$C_L = 10$ pF	$C_L = 20$ pF	$C_L = 50$ pF	$C_L = 100$ pF
64k	388.6	194.3	77.7	38.9
128k	193.3	96.7	38.7	19.3
256k	95.7	47.8	19.1	9.7
512k	46.8	23.4	9.4	4.7
1.024M	22.4	11.2	4.5	2.2
2.048M	10.2	5.1	2.0	1.0

抵抗値の選択:

計算された値が 100 k $\Omega$  以上の場合は 100 k $\Omega$  を使用して下さい。また、計算値 + 10% 程度は許容値ですので、計算値より大きめの標準抵抗値を使用しても構いません。

### ● チャンネル間クロストークの考慮

本 LSI は 3 チャンネルのコーデックを内蔵しており、内部ではチャンネル間クロストークができる限り小さくなるように回路、レイアウト設計されています。また、端子配置についても考慮されていますので、下記事項に注意してプリント基板の設計をして下さい。

送信側:

AIN1+, AIN1-, AIN2+, AIN2-, AIN3+, AIN3- はオペアンプの入力端子で高抵抗になっています。このため、これらの配線パターンに他の信号の配線パターンが近接しているとクロストークの原因になります。更に、配線パターンが長いとノイズがのる原因になります。

できる限り配線パターンを短く、また、他の信号の配線パターンに近接しないようにして下さい。更に、他の信号の配線パターンとの間にグラウンドパターンを設けるなどの処理をして下さい。

AIN1+, AIN2+, AIN3+ は SGC と接続しますが、バイパスコンデンサを SGC 端子にできる限り近く配置し、ここから AIN1+, AIN2+, AIN3+ に対して別々に配線パターンを設けて下さい。


受信側:

各チャンネルのアナログ出力 AOUT1+, AOUT1-, AOUT2+, AOUT2-, AOUT3+, AOUT3- は低抵抗のオペアンプ出力なので送信側に比べて配線パターンによるクロストークは小さいですが、できる限り配線パターンが他の信号の配線パターンと近接しないようにして下さい。

### ● RSYNC のタイミングについて

DIN<sub>n</sub> から入力されるデータは、最終ビット後縁の BCLK 立ち上がりでラッチされます。このラッチタイミングと内部処理タイミング(XSYNC の立ち上がりより 25.390 μs の点)が重なった場合、データスリップ(データが削除されたり、同じデータが再度出力される)やデータ誤りが発生する可能性があります。

従って、DPLL のジッタも考慮し、ラッチタイミングと内部処理タイミングが ±500 ns 以内に入らないようにタイミングを設定して下さい。



### ● MCK と BCLK, XSYNC, RSYNC の関係について

MCK と BCLK, XSYNC, RSYNC は非同期でも構いませんが、以下の点に注意が必要です。


MCK と BCLK, XSYNC, RSYNC を同一周波数の異なる発振源(例えば、2 個の水晶発振器)から生成した場合、周波数の差によりビートが発生します。このビート周波数が帯域内の場合、特性が悪くなる場合があります。

### 使用上の注意

- 電気的特性を保証するため、電源のバイパスコンデンサは高周波特性の良いコンデンサを使用し、LSIの端子近傍に入れて下さい。
- AG 端子と DG 端子はできる限り短く接続し、低インピーダンスでシステムグラウンドと接続して下さい。
- $V_{DDA}$  端子と  $V_{DD}$  端子はできる限り短く接続し、低インピーダンスでシステムのアナログ電源系と接続して下さい。
- プリント基板に実装される時には、IC ソケットは使用せず直接基板に取り付けて下さい。やむをえず IC ソケットを使用される場合には、リードの短いソケットを使用して下さい。
- 架等への実装時、本 IC の近くに電源トランス等、電磁波を発生するものがある場合、シールドを行って下さい。
- 電源投入時のラッチアップを防止するため、 $V_{DDA}$  および  $V_{DD}$  端子が  $-0.3V$  以下にならないようにして下さい。
- 本 IC の誤動作及び特性劣化を防ぐため、雑音 (特に高周波のスパイク性雑音やパルス性雑音) の小さい電源を使用して下さい。

## パッケージ寸法図

(単位: mm)



## 表面実装型パッケージ実装上のご注意

表面実装型パッケージは、リフロー実装時の熱や保管時のパッケージの吸湿量等に変影響を受けやすいパッケージです。

したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケージコード及び希望されている実装条件(リフロー方法、温度、回数)、保管条件などを弊社担当営業まで必ずお問い合わせください。

### ご注意

1. 本書に記載された内容は、製品改善及び技術改良等により将来予告なしに変更することがあります。したがって、ご使用の際には、その情報が最新のものであることをご確認ください。
2. 本書に記載された動作概要及び応用回路例は、本製品の標準的な動作や使い方を説明するためのものです。したがって、実際に本製品を使用される場合には、外部諸条件を考慮のうえ回路・実装設計をしてください。
3. **設計に際しましては、最大定格、動作電源電圧範囲、放熱特性など保証範囲内でお使いください。保証値を超えての使用など本製品の誤った使用または不適切な使用等に起因する本製品の具体的な運用結果につきましては、当社は責任を負いかねますのでご了承ください。**
4. 本製品及び本書に記載された情報や図面等の使用に関して、当社は、第三者の工業所有権・知的所有権及びその他の権利に対する保証または実施権の許諾を行うものではありません。したがって、その使用に起因する第三者の権利侵害に対し、当社は責任を負いかねますのでご了承ください。
5. 当社は品質、信頼性の向上に努めておりますが、部品の性格上、ある確率の欠陥、故障が不可避だと考えられます。当社製品をお使いの場合には、この様な故障が生じましても直接人命を脅かしたり、身体または財産に危害を生じさせないよう、装置やシステム上で十分な安全設計をお願いします。
6. 本書記載の製品は、一般電子機器(事務機器、通信機器、計測機器、家電製品など)に使用されることを意図しております。特別な品質・信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、身体または財産に危害を及ぼす恐れのある装置やシステム(交通機器、安全装置、航空・宇宙機器、原子力制御、生命維持装置を含む医療機器など)に使用をお考えのお客様は、必ず事前に当社販売窓口までご相談願います。
7. 本書に記載された製品には、「外国為替及び外国貿易管理法」に基づく戦略物資等に該当するものがあります。したがって、該当製品またはその一部を輸出する場合には、同法に基づく日本国政府の輸出許可が必要となりますので、その申請手続きをお取りください。
8. 本書に記載された内容を、当社に無断で転載または複製することはご遠慮ください。

Copyright 2000 OKI ELECTRIC INDUSTRY CO., LTD.

## OKI 沖電気工業株式会社

### お問い合わせ先

本社別館	〒108-8551	東京都港区芝浦4丁目10番3号(本社別館) シリコンソリューションカンパニー営業本部	東京 (03) 5445-6027 (ダイヤルイン) FAX (03) 5445-6058 <a href="http://www.oki.co.jp/semi/">http://www.oki.co.jp/semi/</a>
東北支社	〒980-0811	仙台市青葉区一番町3丁目1番1号(仙台富士ビル)	仙台 (022) 225-6605(代)
松本支店	〒390-0815	松本市深志2丁目5番2号(松本県信東邦生命ビル)	松本 (0263) 36-7951(代)
中部支社	〒460-0003	名古屋市中区錦1丁目11番20号(大永ビル)	名古屋 (052) 201-7008(代)
北陸支社	〒920-0981	金沢市片町1丁目5番20号(金沢福井ビル)	金沢 (0762) 22-2600(代)
関西支社	〒541-0042	大阪市中央区今橋4丁目2番1号(大阪富士ビル)	大阪 (06) 6226-1325(代)
中国支社	〒730-0013	広島市中区八丁堀15番10号(セントラルビル)	広島 (082) 221-2209(代)
四国支社	〒760-0017	高松市番町1丁目7番5号(安田生命高松ビル)	高松 (087) 822-1312(代)
松山支店	〒790-0003	松山市三番町3丁目9番4号(四銀安田ビル)	松山 (089) 943-3733(代)
九州支社	〒810-0001	福岡市中央区天神2丁目13番7号(長銀ビル)	福岡 (092) 771-9116(代)